Os dispositivos semicondutores de potencia son amplamente utilizados na industria, o consumo, o militar e outros campos e teñen unha posición estratéxica elevada. Vexamos a imaxe xeral dos dispositivos de enerxía a partir dunha imaxe:
Os dispositivos semicondutores de potencia pódense dividir en tipo completo, tipo semicontrolado e tipo non controlable segundo o grao de control dos sinais de circuíto. Ou segundo as propiedades do sinal do circuíto de condución, pódese dividir en tipo impulsado por voltaxe, tipo impulsado por corrente, etc.
| Clasificación | tipo | Dispositivos semicondutores de potencia específicos |
| Controlabilidade dos sinais eléctricos | Tipo semicontrolado | SCR |
| Control total | GTO, GTR, MOSFET, IGBT | |
| Incontrolable | Diodo de potencia | |
| Propiedades do sinal de condución | Tipo accionado por tensión | IGBT, MOSFET, SITH |
| Tipo de accionamento actual | SCR, GTO, GTR | |
| Forma de onda de sinal efectiva | Tipo de disparador de pulso | SCR, GTO |
| Tipo de control electrónico | GTR, MOSFET, IGBT | |
| Situacións nas que participan electróns que transportan corrente | dispositivo bipolar | Diodo de potencia, SCR, GTO, GTR, BSIT, BJT |
| Dispositivo unipolar | MOSFET, SENTADO | |
| Dispositivo composto | MCT, IGBT, SITH e IGCT |
Os diferentes dispositivos semicondutores de potencia teñen diferentes características, como tensión, capacidade de corrente, capacidade de impedancia e tamaño. No uso real, os dispositivos axeitados deben seleccionarse segundo os diferentes campos e necesidades.
A industria dos semicondutores pasou por tres xeracións de cambios materiais dende o seu nacemento. Ata agora, o primeiro material semicondutor representado por Si aínda se usa principalmente no campo dos dispositivos semicondutores de potencia.
| Material semicondutor | Bandgap (eV) | Punto de fusión (K) | aplicación principal | |
| Materiais semicondutores de 1a xeración | Ge | 1.1 | 1221 | Transistores de baixa tensión, baixa frecuencia, potencia media, fotodetectores |
| Materiais semicondutores de 2a xeración | Si | 0,7 | 1687 | |
| Materiais semicondutores de 3a xeración | GaAs | 1.4 | 1511 | Dispositivos de microondas, ondas milimétricas, dispositivos emisores de luz |
| SiC | 3.05 | 2826 | 1. Dispositivos de alta potencia de alta temperatura, alta frecuencia e resistentes á radiación 2. Díodos emisores de luz azul, grao, violeta, láseres semicondutores | |
| GaN | 3.4 | 1973 | ||
| AIN | 6.2 | 2470 | ||
| C | 5.5 | > 3800 | ||
| ZnO | 3.37 | 2248 | ||
Resume as características dos dispositivos de potencia semicontrolados e totalmente controlados:
| Tipo de dispositivo | SCR | GTR | MOSFET | IGBT |
| Tipo de control | Disparador de pulso | Control actual | control de tensión | centro cinematográfico |
| liña de auto-apagado | Apagado de conmutación | dispositivo de apagado automático | dispositivo de apagado automático | dispositivo de apagado automático |
| frecuencia de traballo | <1 kHz | < 30 kHz | 20 kHz-Mhz | <40 kHz |
| Potencia motriz | pequeno | grande | pequeno | pequeno |
| perdas de conmutación | grande | grande | grande | grande |
| perda de condución | pequeno | pequeno | grande | pequeno |
| Nivel de tensión e intensidade | 最大 | grande | mínimo | máis |
| Aplicacións típicas | Calefacción por indución de media frecuencia | Convertidor de frecuencia UPS | fonte de alimentación conmutada | Convertidor de frecuencia UPS |
| prezo | máis baixos | inferior | no medio | O máis caro |
| efecto de modulación de conductancia | ter | ter | ningún | ter |
Coñece os MOSFET
MOSFET ten alta impedancia de entrada, baixo ruído e boa estabilidade térmica; ten un proceso de fabricación sinxelo e unha forte radiación, polo que adoita empregarse en circuítos amplificadores ou circuítos de conmutación;
(1) Principais parámetros de selección: voltaxe de fonte de drenaxe VDS (tensión soportada), corrente de fuga continua ID, resistencia de activación RDS (on), capacitancia de entrada Ciss (capacitancia de unión), factor de calidade FOM=Ron*Qg, etc.
(2) Segundo diferentes procesos, divídese en TrenchMOS: MOSFET de trincheira, principalmente no campo de baixa tensión dentro de 100V; MOSFET SGT (Split Gate): MOSFET de porta dividida, principalmente no campo de media e baixa tensión dentro de 200V; SJ MOSFET: MOSFET súper unión, principalmente no campo de alta tensión 600-800V;
Nunha fonte de alimentación conmutada, como un circuíto de drenaxe aberto, o drenaxe está conectado á carga intacta, o que se chama drenaxe aberto. Nun circuíto de drenaxe aberto, non importa o alto que sexa a tensión conectada a carga, a corrente de carga pódese activar e desactivar. É un dispositivo de conmutación analóxico ideal. Este é o principio de MOSFET como dispositivo de conmutación.
En canto á cota de mercado, os MOSFET están case todos concentrados en mans dos principais fabricantes internacionais. Entre eles, Infineon adquiriu IR (American International Rectifier Company) en 2015 e converteuse no líder da industria. ON Semiconductor tamén completou a adquisición de Fairchild Semiconductor en setembro de 2016. , a cota de mercado saltou ao segundo lugar e, a continuación, as clasificacións de vendas foron Renesas, Toshiba, IWC, ST, Vishay, Anshi, Magna, etc.;
As principais marcas MOSFET divídense en varias series: americana, xaponesa e coreana.
Serie americana: Infineon, IR, Fairchild, ON Semiconductor, ST, TI, PI, AOS, etc.;
Xaponés: Toshiba, Renesas, ROHM, etc.;
Serie coreana: Magna, KEC, AUK, Morina Hiroshi, Shinan, KIA
Categorías de paquetes MOSFET
Segundo a forma en que se instala na placa PCB, hai dous tipos principais de paquetes MOSFET: plug-in (Through Hole) e de superficie (Surface Mount). .
O tipo de plug-in significa que os pinos do MOSFET pasan polos orificios de montaxe da placa PCB e están soldados á placa PCB. Os paquetes de complementos comúns inclúen: paquete dual en liña (DIP), paquete de esquema de transistores (TO) e paquete de matriz de cuadrícula de pines (PGA).
Embalaxe enchufable
O montaxe en superficie é onde os pinos MOSFET e a brida de disipación de calor están soldados ás almofadas da superficie da placa PCB. Os paquetes típicos de montaxe en superficie inclúen: contorno de transistor (D-PAK), transistor de contorno pequeno (SOT), paquete de contorno pequeno (SOP), paquete plano cuádruple (QFP), soporte de chip con plomo de plástico (PLCC), etc.
paquete de montaxe en superficie
Co desenvolvemento da tecnoloxía, as placas PCB, como as placas base e as tarxetas gráficas, usan cada vez menos embalaxes de enchufe directo e utilízanse máis embalaxes de montaxe en superficie.
1. Paquete dual en liña (DIP)
O paquete DIP ten dúas filas de pinos e debe inserirse nun socket de chip cunha estrutura DIP. O seu método de derivación é SDIP (Shrink DIP), que é un paquete de redución dobre en liña. A densidade do pin é 6 veces maior que a do DIP.
As formas de estrutura de embalaxe DIP inclúen: DIP dual-in-line de cerámica multicapa, DIP dual-in-line de cerámica dunha soa capa, DIP de marco de chumbo (incluíndo o tipo de selado de vitrocerámica, o tipo de estrutura de encapsulación de plástico, o encapsulamento de vidro de baixa fusión cerámica). tipo) etc. A característica do envase DIP é que pode realizar facilmente a soldadura de orificios pasantes de placas PCB e ten unha boa compatibilidade coa placa base.
Non obstante, debido a que a súa área de embalaxe e o seu grosor son relativamente grandes e os pinos danan facilmente durante o proceso de conexión e desconexión, a fiabilidade é deficiente. Ao mesmo tempo, debido á influencia do proceso, o número de pinos xeralmente non supera os 100. Polo tanto, no proceso de alta integración da industria electrónica, os envases DIP retiráronse gradualmente da etapa da historia.
2. Paquete de esquema de transistores (TO)
As primeiras especificacións de embalaxe, como TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251, etc. son deseños de envases enchufables.
TO-3P/247: é unha forma de embalaxe de uso habitual para MOSFET de media-alta tensión e alta corrente. O produto ten as características de alta tensión de resistencia e forte resistencia á avaría. .
TO-220/220F: TO-220F é un paquete totalmente plástico, e non é necesario engadir unha almofada illante ao instalalo nun radiador; O TO-220 ten unha chapa metálica conectada ao pasador central e é necesaria unha almofada illante ao instalar o radiador. Os MOSFET destes dous estilos de paquete teñen aparencias similares e pódense usar indistintamente. .
TO-251: Este produto envasado úsase principalmente para reducir custos e reducir o tamaño do produto. Utilízase principalmente en ambientes con media tensión e alta corrente por debaixo de 60 A e alta tensión por debaixo de 7 N. .
TO-92: este paquete só se usa para MOSFET de baixa tensión (corriente inferior a 10 A, tensión de resistencia inferior a 60 V) e 1N60/65 de alta tensión, co fin de reducir custos.
Nos últimos anos, debido ao alto custo de soldadura do proceso de envasado enchufable e ao rendemento de disipación de calor inferior aos produtos de tipo parche, a demanda no mercado de montaxe en superficie continuou aumentando, o que tamén levou ao desenvolvemento de envases TO. en embalaxe de montaxe en superficie.
TO-252 (tamén chamado D-PAK) e TO-263 (D2PAK) son ambos paquetes de montaxe en superficie.。
PARA empaquetar o aspecto do produto
TO252/D-PAK é un paquete de chips de plástico, que se usa habitualmente para envasar transistores de potencia e chips estabilizadores de tensión. É un dos paquetes principais actuais. O MOSFET que utiliza este método de envasado ten tres electrodos, porta (G), drenaxe (D) e fonte (S). O pasador de drenaxe (D) está cortado e non se utiliza. En cambio, o disipador de calor na parte traseira úsase como drenaxe (D), que está directamente soldado ao PCB. Por unha banda, úsase para emitir grandes correntes e, por outra banda, disipa a calor a través do PCB. Polo tanto, hai tres almofadas D-PAK na PCB e a almofada de drenaxe (D) é máis grande. As súas especificacións de embalaxe son as seguintes:
Especificacións do tamaño do paquete TO-252/D-PAK
TO-263 é unha variante de TO-220. Está deseñado principalmente para mellorar a eficiencia da produción e a disipación de calor. Soporta correntes e tensións extremadamente altas. É máis común nos MOSFET de media tensión de alta corrente por debaixo de 150 A e por riba de 30 V. Ademais de D2PAK (TO-263AB), tamén inclúe TO263-2, TO263-3, TO263-5, TO263-7 e outros estilos, que están subordinados a TO-263, principalmente debido ao diferente número e distancia de pinos. .
Especificación do tamaño do paquete TO-263/D2PAKs
3. Paquete de matriz de reixa de pins (PGA)
Hai varios pinos de matriz cadrada dentro e fóra do chip PGA (Pin Grid Array Package). Cada pin de matriz cadrada está disposto a unha certa distancia arredor do chip. Dependendo do número de pinos, pódese formar de 2 a 5 círculos. Durante a instalación, basta con inserir o chip no socket PGA especial. Ten as vantaxes de conectar e desconectar facilmente e de alta fiabilidade e pode adaptarse a frecuencias máis altas.
Estilo de paquete PGA
A maioría dos seus substratos de chip están feitos de material cerámico, e algúns usan resina plástica especial como substrato. No que se refire á tecnoloxía, a distancia entre os ejes dos pinos adoita ser de 2,54 mm e o número de pinos oscila entre 64 e 447. A característica deste tipo de envases é que canto menor é a área de embalaxe (volume), menor é o consumo de enerxía (rendemento). ) pode soportar, e viceversa. Este estilo de envasado de chips era máis común nos primeiros días, e utilizábase principalmente para envasar produtos de alto consumo de enerxía como as CPU. Por exemplo, o 80486 e o Pentium de Intel usan este estilo de empaquetado; non é amplamente adoptado polos fabricantes de MOSFET.
4. Paquete de transistores de contorno pequeno (SOT)
SOT (Small Out-Line Transistor) é un paquete de transistores de pequena potencia tipo parche, que inclúe principalmente SOT23, SOT89, SOT143, SOT25 (é dicir, SOT23-5), etc. SOT323, SOT363/SOT26 (é dicir, SOT23-6) e outros tipos son derivados, que son de menor tamaño que os paquetes TO.
Tipo de paquete SOT
SOT23 é un paquete de transistores de uso común con tres pinos en forma de á, é dicir, colector, emisor e base, que están listados a ambos os dous lados do lado longo do compoñente. Entre eles, o emisor e a base están no mesmo lado. Son comúns en transistores de baixa potencia, transistores de efecto de campo e transistores compostos con redes de resistencias. Teñen boa resistencia pero escasa soldabilidade. O aspecto móstrase na figura (a) a continuación.
SOT89 ten tres pinos curtos distribuídos nun lado do transistor. O outro lado é un disipador de calor metálico conectado á base para aumentar a capacidade de disipación de calor. É común nos transistores de montaxe en superficie de potencia de silicio e é axeitado para aplicacións de maior potencia. O aspecto móstrase na figura (b) a continuación. .
O SOT143 ten catro pinos curtos en forma de ás, que saen por ambos lados. O extremo máis ancho do pin é o colector. Este tipo de paquete é común nos transistores de alta frecuencia, e o seu aspecto móstrase na figura (c) a continuación. .
O SOT252 é un transistor de alta potencia con tres pinos desde un lado, e o pin do medio é máis curto e é o colector. Conéctese ao pin máis grande do outro extremo, que é unha folla de cobre para a disipación da calor, e o seu aspecto é o que se mostra na figura (d) a continuación.
Comparación do aspecto do paquete SOT común
O MOSFET SOT-89 de catro terminais úsase habitualmente nas placas base. As súas especificacións e dimensións son as seguintes:
Especificacións de tamaño de MOSFET SOT-89 (unidade: mm)
5. Paquete de esquema pequeno (SOP)
SOP (Small Out-Line Package) é un dos paquetes de montaxe en superficie, tamén chamado SOL ou DFP. Os pinos sácanse de ambos os dous lados do paquete en forma de á de gaivota (forma de L). Os materiais son plásticos e cerámicos. Os estándares de embalaxe SOP inclúen SOP-8, SOP-16, SOP-20, SOP-28, etc. O número despois de SOP indica o número de pinos. A maioría dos paquetes MOSFET SOP adoptan as especificacións SOP-8. A industria a miúdo omite "P" e abrevia como SO (Small Out-Line).
Tamaño do paquete SOP-8
SO-8 foi desenvolvido por primeira vez pola empresa PHILIP. Está embalado en plástico, non ten placa inferior de disipación de calor e ten unha mala disipación de calor. Xeralmente úsase para MOSFET de baixa potencia. Máis tarde, foron derivando gradualmente especificacións estándar como TSOP (Thin Small Outline Package), VSOP (Very Small Outline Package), SSOP (Shrink SOP), TSSOP (Thin Shrink SOP), etc. entre eles, TSOP e TSSOP úsanse habitualmente nos envases MOSFET.
Especificacións derivadas de SOP utilizadas habitualmente para MOSFET
6. Paquete Quad Flat (QFP)
A distancia entre os pinos do chip no paquete QFP (Plastic Quad Flat Package) é moi pequena e os pinos son moi finos. Xeralmente úsase en circuítos integrados a gran escala ou ultragrandes, e o número de pinos é xeralmente superior a 100. Os chips empaquetados nesta forma deben usar tecnoloxía de montaxe en superficie SMT para soldar o chip á placa base. Este método de envasado ten catro características principais: ① É axeitado para a tecnoloxía de montaxe en superficie SMD para instalar cableado en placas de circuíto PCB; ② É axeitado para uso de alta frecuencia; ③ É fácil de operar e ten alta fiabilidade; ④ A proporción entre a área de chip e a área de envasado é pequena. Do mesmo xeito que o método de envasado PGA, este método de envasado envolve o chip nun paquete de plástico e non pode disipar a calor xerada cando o chip funciona de forma oportuna. Limita a mellora do rendemento do MOSFET; e o propio envase de plástico aumenta o tamaño do dispositivo, que non cumpre os requisitos para o desenvolvemento de semicondutores na dirección de ser lixeiro, fino, curto e pequeno. Ademais, este tipo de método de envasado baséase nun único chip, que ten os problemas de baixa eficiencia de produción e alto custo de envasado. Polo tanto, QFP é máis axeitado para o seu uso en circuítos LSI de lóxica dixital, como microprocesadores/matrices de portas, e tamén é axeitado para empaquetar produtos de circuítos LSI analóxicos como procesamento de sinal VTR e procesamento de sinal de audio.
7, paquete cuádruple plano sen cables (QFN)
O paquete QFN (Paquete Quad Flat Sen plomo) está equipado con contactos de electrodos nos catro lados. Como non hai cables, a área de montaxe é máis pequena que QFP e a altura é menor que QFP. Entre eles, a cerámica QFN tamén se denomina LCC (Leadless Chip Carriers) e a QFN de plástico de baixo custo que usa o material base do substrato impreso con resina epoxi de vidro chámase plástico LCC, PCLC, P-LCC, etc. É un embalaxe de chip de montaxe superficial emerxente. tecnoloxía con tamaño de almofada pequeno, volume pequeno e plástico como material de selado. QFN úsase principalmente para envases de circuítos integrados e non se utilizará MOSFET. Non obstante, debido a que Intel propuxo un controlador integrado e unha solución MOSFET, lanzou DrMOS nun paquete QFN-56 ("56" refírese aos 56 pinos de conexión na parte traseira do chip).
Nótese que o paquete QFN ten a mesma configuración de cable externo que o paquete de contorno pequeno ultrafino (TSSOP), pero o seu tamaño é un 62% menor que o TSSOP. Segundo os datos de modelado QFN, o seu rendemento térmico é un 55% superior ao dos envases TSSOP e o seu rendemento eléctrico (inductancia e capacitancia) é un 60% e un 30% superior ao dos envases TSSOP, respectivamente. A maior desvantaxe é que é difícil de reparar.
DrMOS no paquete QFN-56
As fontes de alimentación de conmutación discretas tradicionais DC/DC non poden cumprir os requisitos para unha maior densidade de potencia, nin poden resolver o problema dos efectos de parámetros parasitarios a altas frecuencias de conmutación. Coa innovación e o progreso da tecnoloxía, converteuse nunha realidade integrar controladores e MOSFET para construír módulos multi-chip. Este método de integración pode aforrar espazo considerable e aumentar a densidade de consumo de enerxía. A través da optimización de controladores e MOSFET, converteuse nunha realidade. Eficiencia energética e corrente continua de alta calidade, este é o controlador integrado DrMOS.
DrMOS de segunda xeración de Renesas
O paquete sen cable QFN-56 fai que a impedancia térmica de DrMOS sexa moi baixa; con unión de cables internos e deseño de clips de cobre, o cableado externo do PCB pódese minimizar, reducindo así a inductancia e a resistencia. Ademais, o proceso MOSFET de silicio de canle profundo usado tamén pode reducir significativamente as perdas de condución, conmutación e carga de porta; é compatible con unha variedade de controladores, pode alcanzar diferentes modos de funcionamento e admite o modo de conversión de fase activa APS (Auto Phase Switching). Ademais dos envases QFN, os envases planos bilaterales sen chumbo (DFN) tamén son un novo proceso de envasado electrónico que se usou amplamente en varios compoñentes de ON Semiconductor. En comparación co QFN, o DFN ten menos electrodos de saída nos dous lados.
8, Portachip con plomo de plástico (PLCC)
O PLCC (Plastic Quad Flat Package) ten forma cadrada e é moito máis pequeno que o paquete DIP. Ten 32 alfinetes con alfinetes ao redor. Os pinos saen desde os catro lados do paquete en forma de T. É un produto plástico. A distancia entre o centro dos pasadores é de 1,27 mm e o número de pinos oscila entre 18 e 84. Os pasadores en forma de J non se deforman facilmente e son máis fáciles de operar que QFP, pero a inspección do aspecto despois da soldadura é máis difícil. O embalaxe PLCC é axeitado para instalar cableado en PCB usando tecnoloxía de montaxe en superficie SMT. Ten as vantaxes de tamaño pequeno e alta fiabilidade. O empaquetado PLCC é relativamente común e úsase en LSI lóxico, DLD (ou dispositivo lóxico de programa) e outros circuítos. Esta forma de empaquetado úsase a miúdo na BIOS da placa base, pero actualmente é menos común nos MOSFET.
Encapsulamento e mellora para as principais empresas
Debido á tendencia de desenvolvemento de baixa tensión e alta corrente nas CPU, os MOSFET deben ter unha gran corrente de saída, baixa resistencia, baixa xeración de calor, rápida disipación de calor e pequeno tamaño. Ademais de mellorar a tecnoloxía e os procesos de produción de chips, os fabricantes de MOSFET tamén continúan mellorando a tecnoloxía de envasado. En base á compatibilidade coas especificacións de aspecto estándar, propoñen novas formas de envases e rexistran nomes de marcas para os novos envases que desenvolven.
1、Paquetes RENESAS WPAK, LFPAK e LFPAK-I
WPAK é un paquete de alta radiación térmica desenvolvido por Renesas. Ao imitar o paquete D-PAK, o disipador de calor do chip está soldado á tarxeta nai e a calor é disipada a través da tarxeta nai, polo que o pequeno paquete WPAK tamén pode alcanzar a corrente de saída de D-PAK. WPAK-D2 empaqueta dous MOSFET alto/baixo para reducir a inductancia do cableado.
Tamaño do paquete Renesas WPAK
LFPAK e LFPAK-I son outros dous pequenos paquetes de factor de forma desenvolvidos por Renesas que son compatibles con SO-8. O LFPAK é semellante ao D-PAK, pero máis pequeno que o D-PAK. LFPAK-i coloca o disipador de calor cara arriba para disipar a calor a través do disipador de calor.
Paquetes Renesas LFPAK e LFPAK-I
2. Embalaxe Vishay Power-PAK e Polar-PAK
Power-PAK é o nome do paquete MOSFET rexistrado por Vishay Corporation. Power-PAK inclúe dúas especificacións: Power-PAK1212-8 e Power-PAK SO-8.
Paquete Vishay Power-PAK1212-8
Paquete Vishay Power-PAK SO-8
Polar PAK é un pequeno paquete con disipación de calor por dúas caras e é unha das principais tecnoloxías de envasado de Vishay. Polar PAK é o mesmo que o paquete normal so-8. Ten puntos de disipación tanto na parte superior como na inferior do paquete. Non é doado acumular calor dentro do paquete e pode aumentar a densidade de corrente da corrente de funcionamento ata o dobre da do SO-8. Actualmente, Vishay concedeu a licenza Polar PAK a STMicroelectronics.
Paquete Vishay Polar PAK
3. Paquetes de chumbo plano Onsemi SO-8 e WDFN8
ON Semiconductor desenvolveu dous tipos de MOSFET de cable plano, entre os que moitos placas utilizan os de cable plano compatibles con SO-8. Os MOSFET de potencia NVMx e NVTx recentemente lanzados de ON Semiconductor usan paquetes compactos DFN5 (SO-8FL) e WDFN8 para minimizar as perdas de condución. Tamén presenta baixo QG e capacitancia para minimizar as perdas de controladores.
Paquete de chumbo plano SO-8 de ON Semiconductor
Paquete ON Semiconductor WDFN8
4. Embalaxe NXP LFPAK e QLPAK
NXP (anteriormente Philps) mellorou a tecnoloxía de envasado SO-8 en LFPAK e QLPAK. Entre eles, LFPAK considérase o paquete SO-8 de enerxía máis fiable do mundo; mentres que QLPAK ten as características de tamaño pequeno e maior eficiencia de disipación de calor. En comparación co SO-8 ordinario, QLPAK ocupa unha superficie de placa PCB de 6 * 5 mm e ten unha resistencia térmica de 1,5 k/W.
Paquete NXP LFPAK
Embalaxe NXP QLPAK
4. Paquete ST Semiconductor PowerSO-8
As tecnoloxías de empaquetado de chip MOSFET de potencia de STMicroelectronics inclúen SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK, etc. Entre elas, Power SO-8 é unha versión mellorada de SO-8. Ademais, hai paquetes PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 e outros.
Paquete STMicroelectronics Power SO-8
5. Paquete Fairchild Semiconductor Power 56
Power 56 é o nome exclusivo de Farichild e o seu nome oficial é DFN5×6. A súa área de embalaxe é comparable á do TSOP-8 de uso común, e o paquete fino aforra a altura de separación dos compoñentes e o deseño Thermal-Pad na parte inferior reduce a resistencia térmica. Polo tanto, moitos fabricantes de dispositivos de enerxía implantaron DFN5×6.
Paquete Fairchild Power 56
6. Paquete FET directo de International Rectifier (IR).
Direct FET proporciona un arrefriamento superior eficiente nunha pegada SO-8 ou menor e é axeitado para aplicacións de conversión de enerxía AC-DC e DC-DC en ordenadores, portátiles, telecomunicacións e equipos electrónicos de consumo. A construción de latas metálicas de DirectFET proporciona disipación de calor por dobre cara, duplicando efectivamente as capacidades actuais de manexo dos conversores DC-DC de alta frecuencia en comparación cos paquetes discretos de plástico estándar. O paquete Direct FET é un tipo de montaxe inversa, co disipador de calor de drenaxe (D) mirando cara arriba e cuberto cunha carcasa metálica, a través da cal se disipa a calor. O envasado directo de FET mellora moito a disipación da calor e ocupa menos espazo cunha boa disipación de calor.
Resume
No futuro, a medida que a industria de fabricación electrónica segue desenvolvéndose na dirección do ultrafino, miniaturización, baixa tensión e alta corrente, a aparencia e a estrutura interna do envase MOSFET tamén cambiarán para adaptarse mellor ás necesidades de desenvolvemento da fabricación. industria. Ademais, para reducir o limiar de selección para os fabricantes de electrónicos, a tendencia do desenvolvemento de MOSFET na dirección da modularización e o envasado a nivel de sistema farase cada vez máis evidente e os produtos desenvolveranse de forma coordinada a partir de múltiples dimensións como o rendemento e o custo. . O paquete é un dos factores de referencia importantes para a selección de MOSFET. Diferentes produtos electrónicos teñen diferentes requisitos eléctricos, e diferentes ambientes de instalación tamén requiren especificacións de tamaño coincidentes para cumprir. Na selección real, a decisión debe tomarse de acordo coas necesidades reais segundo o principio xeral. Algúns sistemas electrónicos están limitados polo tamaño do PCB e a altura interna. Por exemplo, as fontes de alimentación de módulos dos sistemas de comunicación adoitan usar paquetes DFN5*6 e DFN3*3 debido ás restricións de altura; nalgunhas fontes de alimentación ACDC, os deseños ultrafinos ou debido a limitacións de carcasa son axeitados para montar MOSFET de potencia empaquetados TO220. Neste momento, os pinos pódense inserir directamente na raíz, o que non é axeitado para os produtos envasados TO247; algúns deseños ultrafinos requiren que os pinos do dispositivo estean dobrados e colocados planos, o que aumentará a complexidade da selección de MOSFET.
Como elixir MOSFET
Un enxeñeiro díxome unha vez que nunca mirou a primeira páxina dunha folla de datos MOSFET porque a información "práctica" só aparecía na segunda páxina e máis aló. Practicamente todas as páxinas dunha folla de datos MOSFET contén información valiosa para os deseñadores. Pero non sempre está claro como interpretar os datos proporcionados polos fabricantes.
Este artigo describe algunhas das especificacións fundamentais dos MOSFET, como se indican na folla de datos e a imaxe clara que necesitas para entendelos. Como a maioría dos dispositivos electrónicos, os MOSFET están afectados pola temperatura de funcionamento. Polo tanto, é importante comprender as condicións de proba nas que se aplican os indicadores mencionados. Tamén é fundamental comprender se os indicadores que ves na "Introducción do produto" son valores "máximos" ou "típicos", porque algunhas fichas técnicas non o deixan claro.
Grao de tensión
A característica principal que determina un MOSFET é a súa tensión de fonte de drenaxe VDS, ou "voltaxe de avaría da fonte de drenaxe", que é a tensión máis alta que pode soportar o MOSFET sen danos cando a porta está en curtocircuíto coa fonte e a corrente de drenaxe. é de 250 μA. . A VDS tamén se denomina "tensión máxima absoluta a 25 °C", pero é importante lembrar que esta tensión absoluta depende da temperatura e normalmente hai un "coeficiente de temperatura VDS" na folla de datos. Tamén cómpre entender que o VDS máximo é a tensión de CC máis os picos e ondulacións de tensión que poidan estar presentes no circuíto. Por exemplo, se usa un dispositivo de 30 V cunha fonte de alimentación de 30 V cun pico de 100 mV e 5 ns, a tensión superará o límite máximo absoluto do dispositivo e o dispositivo pode entrar en modo avalancha. Neste caso, non se pode garantir a fiabilidade do MOSFET. A altas temperaturas, o coeficiente de temperatura pode cambiar significativamente a tensión de avaría. Por exemplo, algúns MOSFET de canle N cunha tensión nominal de 600 V teñen un coeficiente de temperatura positivo. Cando se achegan á súa temperatura máxima de unión, o coeficiente de temperatura fai que estes MOSFET se comporten como MOSFET de 650 V. As regras de deseño de moitos usuarios de MOSFET requiren un factor de reducción do 10% ao 20%. Nalgúns deseños, tendo en conta que a tensión de avaría real é entre un 5% e un 10% superior ao valor nominal a 25 °C, engadirase ao deseño real unha marxe de deseño útil correspondente, o que é moi beneficioso para o deseño. Igualmente importante para a correcta selección dos MOSFET é comprender o papel da tensión da fonte-porta VGS durante o proceso de condución. Esta tensión é a tensión que garante a condución total do MOSFET nunha determinada condición RDS(on) máxima. É por iso que a resistencia de activación sempre está relacionada co nivel de VGS, e só a esta tensión se pode acender o dispositivo. Unha consecuencia importante do deseño é que non pode acender completamente o MOSFET cunha tensión inferior ao VGS mínimo utilizado para acadar a clasificación RDS(on). Por exemplo, para activar completamente un MOSFET cun microcontrolador de 3,3 V, debes poder activar o MOSFET a VGS=2,5 V ou menos.
Resistencia activa, carga de porta e "figura de mérito"
A resistencia activa dun MOSFET determínase sempre a unha ou máis tensións de porta a fonte. O límite máximo RDS(on) pode ser entre un 20 % e un 50 % superior ao valor típico. O límite máximo de RDS(on) refírese normalmente ao valor a unha temperatura de unión de 25 °C. A temperaturas máis altas, o RDS(on) pode aumentar entre un 30% e un 150%, como se mostra na Figura 1. Dado que o RDS(on) cambia coa temperatura e non se pode garantir o valor mínimo da resistencia, a detección de corrente baseada en RDS(on) non se pode garantir. un método moi preciso.
Figura 1 RDS(on) aumenta coa temperatura no intervalo do 30 % ao 150 % da temperatura máxima de funcionamento
A resistencia activa é moi importante para os MOSFET de canle N e P. Na conmutación de fontes de alimentación, Qg é un criterio de selección clave para os MOSFET de canle N usados na conmutación de fontes de alimentación porque Qg afecta as perdas de conmutación. Estas perdas teñen dous efectos: un é o tempo de conmutación que afecta ao aceso e apagado do MOSFET; a outra é a enerxía necesaria para cargar a capacitancia da porta durante cada proceso de conmutación. Unha cousa a ter en conta é que Qg depende da tensión da fonte da porta, aínda que usar un Vgs máis baixo reduce as perdas de conmutación. Como unha forma rápida de comparar os MOSFET destinados ao uso en aplicacións de conmutación, os deseñadores adoitan usar unha fórmula singular que consiste en RDS(on) para as perdas de condución e Qg para as perdas de conmutación: RDS(on)xQg. Esta "figura de mérito" (FOM) resume o rendemento do dispositivo e permite comparar os MOSFET en termos de valores típicos ou máximos. Para garantir unha comparación precisa entre os dispositivos, cómpre asegurarse de que se usa o mesmo VGS para RDS(on) e Qg, e de que os valores típicos e máximos non se mesturan na publicación. Un FOM máis baixo darache un mellor rendemento ao cambiar de aplicación, pero non está garantido. Os mellores resultados de comparación só se poden obter nun circuíto real e, nalgúns casos, é posible que o circuíto teña que ser afinado para cada MOSFET. Corrente nominal e disipación de potencia, en función de diferentes condicións de proba, a maioría dos MOSFET teñen unha ou máis correntes de drenaxe continuas na folla de datos. Vai querer mirar a folla de datos coidadosamente para descubrir se a clasificación está na temperatura especificada do caso (por exemplo, TC=25 °C) ou a temperatura ambiente (por exemplo, TA=25 °C). Cal destes valores é máis relevante dependerá das características do dispositivo e da aplicación (consulte a Figura 2).
Figura 2 Todos os valores máximos absolutos de corrente e potencia son datos reais
Para os pequenos dispositivos de montaxe en superficie utilizados en dispositivos portátiles, o nivel actual máis relevante pode ser o a unha temperatura ambiente de 70 °C. Para equipos grandes con disipadores de calor e arrefriamento por aire forzado, o nivel actual de TA=25℃ pode estar máis próximo á situación real. Para algúns dispositivos, a matriz pode manexar máis corrente na súa temperatura máxima de unión que os límites do paquete. Nalgunhas follas de datos, este nivel actual "limitado por troqueles" é información adicional ao nivel actual "limitado por paquetes", que pode darche unha idea da robustez da matriz. Consideracións similares aplícanse á disipación de enerxía continua, que depende non só da temperatura senón tamén do tempo. Imaxina un dispositivo funcionando continuamente a PD=4W durante 10 segundos a TA=70℃. O que constitúe un período de tempo "continuo" variará segundo o paquete MOSFET, polo que quererás usar o gráfico de impedancia transitoria térmica normalizada da folla de datos para ver como é a disipación de enerxía despois de 10 segundos, 100 segundos ou 10 minutos. . Como se mostra na Figura 3, o coeficiente de resistencia térmica deste dispositivo especializado despois dun pulso de 10 segundos é de aproximadamente 0,33, o que significa que unha vez que o paquete alcanza a saturación térmica despois de aproximadamente 10 minutos, a capacidade de disipación de calor do dispositivo é de só 1,33 W en lugar de 4 W. . Aínda que a capacidade de disipación de calor do dispositivo pode alcanzar uns 2W cun bo arrefriamento.
Figura 3 Resistencia térmica de MOSFET cando se aplica o pulso de potencia
De feito, podemos dividir como escoller MOSFET en catro pasos.
O primeiro paso: escolle a canle N ou a canle P
O primeiro paso para escoller o dispositivo axeitado para o seu deseño é decidir se usar un MOSFET de canle N ou P. Nunha aplicación de enerxía típica, cando un MOSFET está conectado a terra e a carga está conectada á tensión da rede, o MOSFET forma o interruptor do lado baixo. No interruptor do lado baixo, os MOSFET de canle N deben usarse debido a consideracións sobre a tensión necesaria para apagar ou acender o dispositivo. Cando o MOSFET está conectado ao bus e carga a terra, úsase un interruptor de lado alto. Os MOSFET de canle P adoitan usarse nesta topoloxía, o que tamén se debe a consideracións de voltaxe. Para seleccionar o dispositivo axeitado para a súa aplicación, debe determinar a tensión necesaria para conducir o dispositivo e a forma máis sinxela de facelo no seu deseño. O seguinte paso é determinar a tensión nominal necesaria ou a tensión máxima que pode soportar o dispositivo. Canto maior sexa a tensión nominal, maior será o custo do dispositivo. Segundo a experiencia práctica, a tensión nominal debe ser maior que a tensión da rede ou a tensión do bus. Isto proporcionará protección suficiente para que o MOSFET non falle. Ao seleccionar un MOSFET, é necesario determinar a tensión máxima que se pode tolerar desde o drenaxe ata a fonte, é dicir, o VDS máximo. É importante saber que a tensión máxima que pode soportar un MOSFET os cambios coa temperatura. Os deseñadores deben probar as variacións de tensión en todo o intervalo de temperatura de funcionamento. A tensión nominal debe ter marxe suficiente para cubrir este rango de variación para garantir que o circuíto non falla. Outros factores de seguridade que os enxeñeiros de deseño deben considerar inclúen os transitorios de tensión inducidos pola electrónica de conmutación como motores ou transformadores. As tensións nominales varían para diferentes aplicacións; normalmente, 20 V para dispositivos portátiles, 20-30 V para fontes de alimentación FPGA e 450-600 V para aplicacións de 85-220 VCA.
Paso 2: Determine a corrente nominal
O segundo paso é escoller a clasificación actual do MOSFET. Dependendo da configuración do circuíto, esta corrente nominal debería ser a corrente máxima que pode soportar a carga en todas as circunstancias. Do mesmo xeito que a situación de tensión, o deseñador debe asegurarse de que o MOSFET seleccionado poida soportar esta clasificación de corrente, mesmo cando o sistema xere picos de corrente. As dúas condicións actuais consideradas son o modo continuo e o pico de pulso. No modo de condución continua, o MOSFET está nun estado estacionario, onde a corrente flúe continuamente polo dispositivo. Un pico de pulso refírese a un gran pico (ou pico de corrente) que atravesa o dispositivo. Unha vez que se determina a corrente máxima nestas condicións, simplemente é cuestión de seleccionar un dispositivo que poida manexar esta corrente máxima. Despois de seleccionar a corrente nominal, tamén se debe calcular a perda de condución. En situacións reais, MOSFET non é un dispositivo ideal porque hai perda de enerxía eléctrica durante o proceso de condución, que se denomina perda de condución. Un MOSFET compórtase como unha resistencia variable cando está acendido, que está determinado polo RDS(ON) do dispositivo e cambia significativamente coa temperatura. A perda de enerxía do dispositivo pódese calcular mediante Iload2×RDS(ON). Dado que a resistencia de activación cambia coa temperatura, a perda de enerxía tamén cambiará proporcionalmente. Canto maior sexa a tensión VGS aplicada ao MOSFET, menor será o RDS(ON); pola contra, canto maior sexa o RDS(ON). Para o deseñador do sistema, aquí é onde entran os compromisos dependendo da tensión do sistema. Para deseños portátiles, é máis fácil (e máis común) utilizar voltaxes máis baixas, mentres que para deseños industriais pódense usar voltaxes máis altas. Teña en conta que a resistencia RDS (ON) aumentará lixeiramente coa corrente. As variacións de varios parámetros eléctricos da resistencia RDS(ON) pódense atopar na ficha técnica proporcionada polo fabricante. A tecnoloxía ten un impacto significativo nas características do dispositivo, porque algunhas tecnoloxías tenden a aumentar o RDS(ON) ao aumentar o VDS máximo. Para esta tecnoloxía, se pretende reducir VDS e RDS(ON), ten que aumentar o tamaño do chip, aumentando así o tamaño do paquete correspondente e os custos de desenvolvemento relacionados. Existen varias tecnoloxías na industria que intentan controlar o aumento do tamaño do chip, as máis importantes son as tecnoloxías de balance de carga e canle. Na tecnoloxía de trincheiras, unha fosa profunda está incrustada na oblea, normalmente reservada para baixas tensións, para reducir a resistencia RDS(ON). Para reducir o impacto do VDS máximo sobre RDS(ON), utilizouse un proceso de columna de crecemento epitaxial/columna de grabado durante o proceso de desenvolvemento. Por exemplo, Fairchild Semiconductor desenvolveu unha tecnoloxía chamada SuperFET que engade pasos de fabricación adicionais para a redución de RDS(ON). Este foco en RDS(ON) é importante porque a medida que aumenta a tensión de ruptura dun MOSFET estándar, RDS(ON) aumenta exponencialmente e leva a un aumento do tamaño da matriz. O proceso SuperFET cambia a relación exponencial entre RDS(ON) e o tamaño da oblea nunha relación lineal. Deste xeito, os dispositivos SuperFET poden conseguir un RDS(ON) baixo ideal en tamaños de matriz pequenos, mesmo con voltaxes de avaría de ata 600 V. O resultado é que o tamaño da oblea pódese reducir ata un 35%. Para os usuarios finais, isto significa unha redución significativa no tamaño do paquete.
Terceiro paso: determinar os requisitos térmicos
O seguinte paso para seleccionar un MOSFET é calcular os requisitos térmicos do sistema. Os deseñadores deben considerar dous escenarios diferentes, o escenario do peor dos casos e o escenario do mundo real. Recoméndase utilizar o resultado do cálculo do peor dos casos, porque este resultado proporciona unha marxe de seguridade maior e garante que o sistema non fallará. Tamén hai algúns datos de medición que precisan atención na folla de datos MOSFET; como a resistencia térmica entre a unión de semicondutores do dispositivo embalado e o ambiente, e a temperatura máxima de unión. A temperatura de unión do dispositivo é igual á temperatura ambiente máxima máis o produto da resistencia térmica e a disipación de enerxía (temperatura da unión = temperatura ambiente máxima + [resistencia térmica × disipación de potencia]). Segundo esta ecuación, pódese resolver a disipación de potencia máxima do sistema, que é igual a I2×RDS(ON) por definición. Dado que o deseñador determinou a corrente máxima que pasará polo dispositivo, pódese calcular RDS(ON) a diferentes temperaturas. Cómpre sinalar que cando se trata de modelos térmicos sinxelos, os deseñadores tamén deben considerar a capacidade térmica da unión de semicondutores/caso do dispositivo e do caso/entorno; isto require que a placa de circuíto impreso e o paquete non se quenten inmediatamente. A avaría da avalancha significa que a tensión inversa do dispositivo semicondutor supera o valor máximo e forma un campo eléctrico forte para aumentar a corrente no dispositivo. Esta corrente disipará enerxía, aumentará a temperatura do dispositivo e posiblemente dañará o dispositivo. As empresas de semicondutores realizarán probas de avalancha en dispositivos, calcularán a súa tensión de avalancha ou probarán a robustez do dispositivo. Existen dous métodos para calcular a tensión nominal de avalancha; un é o método estatístico e o outro é o cálculo térmico. O cálculo térmico é moi utilizado porque é máis práctico. Moitas empresas proporcionaron detalles das probas dos seus dispositivos. Por exemplo, Fairchild Semiconductor ofrece "Pautas de avalancha de MOSFET de potencia" (Directrices de avalancha de MOSFET de potencia: pódense descargar desde o sitio web de Fairchild). Ademais da informática, a tecnoloxía tamén ten unha gran influencia no efecto avalancha. Por exemplo, un aumento do tamaño da matriz aumenta a resistencia á avalancha e, finalmente, aumenta a robustez do dispositivo. Para os usuarios finais, isto significa usar paquetes máis grandes no sistema.
Paso 4: Determine o rendemento do interruptor
O paso final para seleccionar un MOSFET é determinar o rendemento de conmutación do MOSFET. Hai moitos parámetros que afectan o rendemento da conmutación, pero os máis importantes son a porta/drenaxe, a porta/fonte e a capacidade de drenaxe/fonte. Estes capacitores crean perdas de conmutación no dispositivo porque cárganse cada vez que cambian. Polo tanto, a velocidade de conmutación do MOSFET redúcese e tamén se reduce a eficiencia do dispositivo. Para calcular as perdas totais nun dispositivo durante a conmutación, o deseñador debe calcular as perdas durante o aceso (Eon) e as perdas durante o apagado (Eoff). A potencia total do interruptor MOSFET pódese expresar coa seguinte ecuación: Psw=(Eon+Eoff)×frecuencia de conmutación. A carga de porta (Qgd) ten o maior impacto no rendemento de conmutación. Con base na importancia do rendemento da conmutación, as novas tecnoloxías están a desenvolverse constantemente para resolver este problema de conmutación. O aumento do tamaño do chip aumenta a carga da porta; isto aumenta o tamaño do dispositivo. Co fin de reducir as perdas de conmutación, xurdiron novas tecnoloxías como a oxidación do fondo groso da canle, co obxectivo de reducir a carga da porta. Por exemplo, a nova tecnoloxía SuperFET pode minimizar as perdas de condución e mellorar o rendemento de conmutación ao reducir o RDS (ON) e a carga de porta (Qg). Deste xeito, os MOSFET poden facer fronte aos transitorios de tensión de alta velocidade (dv/dt) e os transitorios de corrente (di/dt) durante a conmutación, e mesmo poden funcionar de forma fiable a frecuencias de conmutación máis altas.
Hora de publicación: 23-Oct-2023
